Aufgrund eines Problems in Intel® Quartus® Prime Software Version 19.2 und früher werden Ihre benutzerdefinierten Stratix 10 Geräte E-Tile Native PHY IP TX Gleichstellungseinstellungen möglicherweise nicht korrekt in die <project_name>.sof-Programmierdatei integriert.
Die folgenden Bedingungen können dazu führen, dass TX-Gleichstellungseinstellungen nicht in die <project_name>.sof-Datei geschrieben werden.
- Nicht unterstützte Dämpfung, Pre-Tap 1, Pre-tap 2, Pre-tap 3 oder Post-tap 1 Equalization Settings.
- Ein ATTEN-Wert von nicht Null.
Die aus dem PMA-Attributregister gelesenen oder im Intel Quartus Prime Transceiver Toolkit angezeigten Gleichstellungseinstellungen stellen die tatsächlichen Gleichstellungseinstellungen in der PHY dar.
Um dieses Problem zu umgehen, lesen Sie das Benutzerhandbuch für die E-Tile Transceiver PHY und geben nur unterstützte TX-Gleichstellungseinstellungen in die E-Tile Native PHY IP ein.
Wenn Sie TX-Gleichstellungseinstellungen ohne Null verwenden möchten, schreiben Sie nach der FPGA Konfiguration mit den PMA-Attributcodes in die PHY.
Dieses Problem wurde in Intel® Quartus® Softwareversion 19.3 behoben