Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 17.1 und früher, kann es sein, dass diese Warnung während der Zeitanalyse beim Instanziieren mehrerer Instanzen der nativen Transceiver-PHY Intel® Stratix® 10 FPGA IP in Ihrem Design auftritt.
Das Problem ist spezifisch für Fälle, in denen die Transceiver Native PHY Intel® Stratix® 10 FPGA IP-Instanznamen quadratische Halterungen enthalten, die mehr als eine Stelle enthalten.
Zum Beispiel:
"my_instance[0].u0" würde gut funktionieren.
"my_instance[10].u0" würde zum Fehler führen
Instanznamen mit eckigen Halterungen sind ein gängiges Ergebnis der Verwendung von generate-Anweisungen, um mehrere Instanzen derselben Komponente zu instanziieren.
Um dieses Problem zu umgehen, stellen Sie sicher, dass Ihre Transceiver Native PHY Intel® Stratix® 10 FPGA IP-Instanznamen keine eckigen Halterungen enthalten, die mehr als eine Stelle enthalten.
Dieses Problem wird voraussichtlich in einer zukünftigen Version der Intel Quartus Prime Pro Edition Software behoben.