Wenn Intel® Arria® 10 und Intel® Cyclone® 10 GX oder Intel® Stratix® 10 Hard IP für PCI Express* mit dem Gen1/2/3 x1-Modus konfiguriert ist, ist der Master-CGB in seinem Triplet vom nPERST-Signal betroffen, obwohl es nicht für PCIe-Kanäle verwendet wird. Wenn die nPERST bestätigt wird, hält sie den Master-CGB im Reset-Zustand, und wenn andere Nicht-PCIe-Kanäle von diesem Master-CGB angetrieben werden, wird die lange Transceiver-Kalibrierungszeit angezeigt, und auf den "tx_pma_clkout" und "tx_clkout" Ports wird kein Umschalten angezeigt.
Um das Problem zu umgehen, fügen Sie den Satz in der Quartus Settings File (.qsf) wie unten hinzu, um zu vermeiden, dass Sie den Master-CGB im gleichen Triplet mit aktivem PCIe HIP verwenden, um andere nicht-PCIe-Kanäle zu steuern.
"set_location_assignment HSSIPMACGBMASTER_1CB –zu *|xcvr_fpll_a10_0|twentynm_hssi_pma_cgb_master_inst~O_MSTCGB_CORE0"