Artikel-ID: 000077368 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 07.07.2020

Warum verliert die fPLL des Intel® Stratix® 10-L- und H-Kachelgeräts im Bruchmodus nach der Kalibrierung die Sperre?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn die fPLL eines Intel® Stratix® 10-L- und H-Kachelgeräts im Bruchmodus konfiguriert ist und sein VCO-Frequenzbereich weniger als 7 GHz beträgt, werden fPLL-Register möglicherweise nicht auf den kalibrierten Wert nach der fPLL-Hochschaltkalibrierung oder Benutzer-Rekalibrierung eingestellt.

    Lösung

    Um das Problem zu umgehen, setzen Sie fPLLs zurück, die nach der Kalibrierung die Sperre verlieren, indem Sie die folgende Sequenz über die dynamische Neukonfigurationsschnittstelle fPLL Avalon Memory Mapped in Soft-Control-Register schreiben.

    1. Register 0x4E0[1] zu 1 einstellen
    2. Register 0x4E0[0] zu 1 einstellen
    3. Register 0x4E0[0] bis 0 einstellen
    4. Register 0x4E0[1] bis 0 einstellen

    Aktivieren Sie die Optionen Dynamische Neukonfiguration aktivieren, Native PHY Debug Master Endpoint aktivieren und Steuerungs- und Statusregister aktivieren im Intel Stratix 10 L- und H-Kachelgerät fPLL IP, um in die oben stehenden Soft-Control-Register zu schreiben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.