Wenn die fPLL eines Intel® Stratix® 10-L- und H-Kachelgeräts im Bruchmodus konfiguriert ist und sein VCO-Frequenzbereich weniger als 7 GHz beträgt, werden fPLL-Register möglicherweise nicht auf den kalibrierten Wert nach der fPLL-Hochschaltkalibrierung oder Benutzer-Rekalibrierung eingestellt.
Um das Problem zu umgehen, setzen Sie fPLLs zurück, die nach der Kalibrierung die Sperre verlieren, indem Sie die folgende Sequenz über die dynamische Neukonfigurationsschnittstelle fPLL Avalon Memory Mapped in Soft-Control-Register schreiben.
- Register 0x4E0[1] zu 1 einstellen
- Register 0x4E0[0] zu 1 einstellen
- Register 0x4E0[0] bis 0 einstellen
- Register 0x4E0[1] bis 0 einstellen
Aktivieren Sie die Optionen Dynamische Neukonfiguration aktivieren, Native PHY Debug Master Endpoint aktivieren und Steuerungs- und Statusregister aktivieren im Intel Stratix 10 L- und H-Kachelgerät fPLL IP, um in die oben stehenden Soft-Control-Register zu schreiben.