Standardmäßig wird das interne Reset-Signal des Intel® Arria® 10-fPLL-IP-Kerns vom Avalon-MM-Register gesteuert, aber nicht vom pll_powerdown Eingangssignal. Daher wird die Intel® Arria® 10 fPLL nicht zurückgesetzt, wenn das pll_powerdown Eingangssignal geltend macht.
Fügen Sie die folgende QSF-Zuweisung hinzu, um die Reset-Steuerung aus dem Avalon-MM-Register in die pll_powerdown-Eingabe zu ändern:
set_global_assignment -Name VERILOG_MACRO "ALTERA_XCVR_A10_ENABLE_ANALOG_RESETS=1"