Sie können möglicherweise nicht auf Arria® 10 PCIe-IP-Core-Register® zugreifen, wenn das Arria 10 Gerät den CvP-Modus (Configuration via Protocol) verwendet und mit Quartus® Prime Version 16.1, 16.1.1 und 16.1.2 generiert wurde.
Um dieses Problem zu beheben, ändern Sie den Parameter altera_pcie_a10_hip_161_*.v USE_ALTPCIE_PS_HIP_LOGIC von 1 auf 0 und kompilieren Sie das Design erneut.
Je nach Designhierarchie befindet sich die Quelle für den PCIe-IP-Register-Transfer-Level (RTL) typischerweise unter:
./altera_pcie_a10_hip161/synthese/*_altera_pcie_a10_hip_161_*.v
Ändern von:
localparam USE_ALTPCIE_RS_HIP_LOGIC = 1;
An:
localparam USE_ALTPCIE_RS_HIP_LOGIC = 0;
Führen Sie dann eine vollständige Kompilierung aus.
Regenerieren Sie den PCIe-IP-Kern nicht, nachdem Sie diesen Parameter geändert haben. Die Änderung wird von uns überschrieben.
Dieses Problem wurde in der Intel® Quartus® Prime Pro Edition Software Version 17.0 behoben.