Artikel-ID: 000077357 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.03.2017

Warum wird das Arria 10 ATX PLL pll_cal_busy Signal auch ohne ATX PLL-Kalibrierung geltend gemacht?

Umgebung

    Intel® Quartus® Prime Pro Edition
    PLL Reconfig Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Möglicherweise sehen Sie das pll_cal_busy Signal der Intel® Arria® 10 ATX PLL assert, wenn der interne Konfigurationsbus an die PreSICE zurückgegeben wird, selbst wenn keine ATX PLL-Kalibrierung angefordert wird. Dies ist ein bekanntes Problem mit der Intel® Arria® 10 PreSICE.

 

 

Lösung

Wenn keine ATX PLL-Kalibrierung erforderlich ist, schreiben Sie den Wert 2'b00 zur Offset-Adresse 0x100[1:0], bevor der interne Konfigurationsbus an die PreSICE zurückgegeben wird.

Dies wurde bereits in Intel® Quartus® Prime Pro Edition Software 17.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.