Artikel-ID: 000077355 Inhaltstyp: Installation und Setup Letzte Überprüfung: 13.07.2017

Warum kann ich nicht das Arria 10 Gerät SerialLite III Designbeispiel in den Quartus Prime Standard Editionen 16.0, 16.1 und 17.0 generieren?

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Serieller Lite III Streaming Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in den Softwareversionen Quartus® Prime Standard Edition 16.0, 16.1 und 17.0 können Sie möglicherweise das Arria® 10 Geräte-SerialLite® III-Designbeispiel nicht generieren.

    Die Generation des Design-Beispiels kann mit den folgenden Informationen im Dialogfeld hängen:

    seriallite_iii_a10_0: Generierung von Testbench-Komponenten für simulation

    Info: seriallite_iii_a10_0: Generieren von Simulations-Kick-off-Skripts

    Info: seriallite_iii_a10_0: Generieren von TCL-Dateien für die QSYS-Generation

    Lösung

    Installieren Sie zur Behebung dieses Problems das Quartus Prime Stratix® V Gerätepaket.

    Dieses Problem wird in einer zukünftigen Version der Quartus Prime Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.