Aufgrund eines Fehlers in der Quartus® Prime Software Version 20.2 und früher können Sie eine Abweichung des folgenden Synthesefehlers sehen, wenn Sie Rekonfigurationsprofile in der Arria® 10 Gerät native PHY IP oder ATX PLL IP aktiviert haben.
Dies ist ein Beispiel für einen nativen PHY-IP-Synthesefehler
Fehler(17086): Verilog HDL-Fehler bei alt_xcvr_native_rcfg_strm_params_mcrso7a.sv(746): Ausdruck hat 735 Elemente; voraussichtlich 736
Dies ist ein Beispiel für den ATX PLL IP Synthesefehler
Fehler(17086): Verilog HDL-Fehler bei alt_xcvr_native_rcfg_strm_params_oks6upi.sv(126): Ausdruck hat 115 Elemente; Voraussichtlich 116
Die Breite der Ausdruckselemente hängt von der IP und der Anzahl der Profile ab, die in Ihrer nativen PHY-IP und ATX PLL IP aktiviert sind.
Dieses Problem tritt auf, wenn in Ihrer nativen PHY-IP oder ATX PLL-IP eine ungerade Anzahl von Neukonfigurationsprofilen vorhanden ist. Zum Beispiel 1, 3, 5, 7.
Um dieses Problem zu umgehen, können Sie ein bestehendes Rekonfigurationsprofil duplizieren und die Anzahl der Profile um eins erhöhen, sodass die Gesamtzahl in Ihrer nativen PHY-IP oder ATX PLL IP gleich ist. Zum Beispiel 2, 4, 6 oder 8.
Dieses Problem wurde mit der Intel Quartus Prime Software Version 20.3 behoben.