Möglicherweise wird auf Stratix® 10-Geräten ein falscher Frequenz-PreSICE-Transceiver-Kalibrierungstakt angezeigt, wenn die Quartus® Prime-Software eine alte Version Ihrer OSC_CLK_1 Quartus Settings File (QSF)-Zuweisung zwischengespeichert hat.
Eine PLL im FPGA empfängt den Takt vom OSC_CLK_1 Pin und liefert einen 250-MHz-Kalibrierungstakt an PreSICE. Diese Uhr kalibriert alle ATX-PLLs, fPLLs, CDR/CMU-PLLs und PMAs Stratix® 10 L-Tile- und H-Tile-Geräte.
Die Taktquelle und die Frequenz werden in der Quartus® Prime Software Projekt-GUI für Geräte und Pinoptionen oder in der QSF-Dateibeispielzuweisung unten ausgewählt.
set_global_assignment -name DEVICE_INITIALIZATION_CLOCK OSC_CLK_1_125MHz
Wenn Sie kürzlich Ihre Einstellung für die Konfiguration der Taktquelle in der Quartus® Prime-Software geändert haben, kann eine alte Version zwischengespeichert und von der Quartus® Prime-Software verwendet werden. Dies kann zu einem falschen Frequenzkalibrierungstakt führen, der zu einer höheren Bitfehlerrate (BER) auf dem Transceiverkanal Ihres Stratix® 10 L-Tile- oder H-Tile-Geräts führen kann.
Um dieses Problem zu umgehen, können Sie Ihre Quartus® Prime Software-Datenbank bereinigen, nachdem Sie Ihre Einstellung für die Konfigurationstaktquelle geändert haben. Sie können dies über die Menüs der Quartus® Prime Software tun, wie unten gezeigt.
Projekt > Sauberes Projekt > allen Überarbeitungen
Anschließend müssen Sie Ihr Quartus® Prime Software-Projekt neu kompilieren.