Artikel-ID: 000077340 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.03.2018

Warum hängt HPS, wenn HPS an FPGA Bridge zusammen mit anderen Busmastern mit AXI Bridge IP verbunden ist?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Intel® FPGA Interconnect
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

HPS kann beim Zugriff auf die AXI Bridge, die mit mehr als einem Bus-Master verbunden ist, hängen bleiben.

Die AXI Bridge-Slave-Schnittstelle führt ständig einen Rückdruck durch den Master-Zugriff durch, wenn einer der Master Lese-/Schreibtransaktionen an sie ausgibt.

Lösung

Fügen Sie als vorübergehende Problemumgehung eine Avalon MM Pipeline Bridge zwischen den Bus-Mastern und der AXI Bridge hinzu, um das Problem mit der Handhabung mehrerer Master-Signale der AXI Bridge zu beheben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Cyclone® V SX SoC-FPGA
Arria® V SX SoC-FPGA
Intel® Arria® 10 GT SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.