Artikel-ID: 000077340 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.03.2018

Warum hängt HPS, wenn HPS zu FPGA Bridge zusammen mit anderen Bus-Master(en) mit der AXI Bridge IP verbunden ist?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA Interconnect
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    HPS kann beim Zugriff auf die AXI Bridge hängen, die mit mehr als einem Bus-Master verbunden ist.

    Die AXI Bridge Slave-Schnittstelle unterstützt ständig den Druck auf den Master-Zugriff, wenn eine der Master-Probleme die Lese-/Schreibtransaktion dazu führt.

    Lösung

    Fügen Sie als temporäre Problemumgehung eine Avalon MM Pipeline Bridge zwischen den Bus-Mastern und der AXI Bridge hinzu, um das Problem mit mehreren Mastersignalen der AXI Bridge zu beheben. Die tatsächliche AXI-Bridge-IP-Behebung ist für zukünftige Quartus-Version geplant.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    Intel® Arria® 10 GT SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.