Artikel-ID: 000077338 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.10.2018

spl.c:239:8: Fehler: "CONFIG_SPL_SDRAM_ECC_PADDING" nicht angemeldet (erste Verwendung in dieser Funktion)

Umgebung

  • Intel® Quartus® Prime Standard Edition
  • Intel® SoC FPGA Embedded Development Suite Standard
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Intel® SoC FPGA Embedded Development Suite (SoC EDS) kann preloader für Cyclone® V und Arria® V nicht kompilieren, wenn CONFIG_SPL_FPGA_LOAD macro in Software/spl_bsp/uboot-socfpga/include/configs/socfpga_common.h definiert ist und SDRAM ECC aktiviert ist.

    Lösung

    Um diesen Fehler zu vermeiden, sollte die "memset"-Funktion mit dem #if/#endif-Makro unten deaktiviert werden.

    Software/spl_bsp/uboot-socfpga/arch/arm/cpu/armv7/socfpga/spl.c(245)

    /* Speicher als Daten in SDRAM */

    #if (CONFIG_HPS_SDR_CTRLCFG_CTRLCFG_ECCEN == 1)

    filesize = file_fat_read(CONFIG_SPL_FPGA_FAT_NAME, NULL, 0);

    if (Filesize != -1) {

    memset(unsigned char*)((temp_sdram Filesize)

    & ~(CONFIG_SPL_SDRAM_ECC_PADDING - 1)),

    0, CONFIG_SPL_SDRAM_ECC_PADDING);

    }

    #endif

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    Cyclone® V SX SoC-FPGA
    Arria® V SX SoC-FPGA
    Cyclone® V SE SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.