Artikel-ID: 000077331 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 13.05.2019

Warum wird Paketverlust in Intel® Stratix® 10 L-Tile/H-Tile Transceiver 10G RX Schnittstelle angezeigt?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • 10GBASE-R PHY Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems im Intel® Stratix®10 L-Tile/H-Tile Transceiver RX Core FIFO wird der Paketverlust in der RX-Schnittstelle beobachtet, wenn alle folgenden Bedingungen erfüllt sind:

    • Erweiterter PCS-Transceiver RX Core FIFO ist im 10GBASE-R-Modus konfiguriert
    • Nicht-Null-PPM zwischen dem TX-Link-Partner und dem Intel Stratix-10-Transceiver RX; und der Intel Stratix 10 RX CDR wiederhergestellter Takt ist langsamer als der rx_coreclkin
    • Das Zurücksetzen der Transceiver-PHY könnte das Problem auslösen

    Typische von diesem Problem betroffene Anwendungen sind:

    - 10GBASE-R, 10GBASE-R geringe Latenz oder 10GBASE-R mit KR FEC-Voreinstellungen in nativer PHY IP

    - 10GBASE-KR PHY IP

    - 10GBASE-R Beispieldesign für Ethernet 10G MAC IP mit geringer Latenz

    Wenn das Problem auftritt, werden die IDLE-Zeichen fälschlicherweise zwischen paket-Präambeln eingefügt. Der beschädigte Paketheader kann auf der MAC-Ebene nicht erkannt werden, was zu Paketverlust führt.

    Lösung

    Verwenden Sie die folgenden Problemumgehungen, um dieses Problem zu vermeiden.

    1. Verwenden Sie 0 PPM Taktung zwischen TX-Verbindungspartner und Intel® Stratix® 10-Transceiver RX
    2. Verwenden Sie die 1G/2,5G/5G/10G Multi-Rate Ethernet PHY IP als Alternative, die ähnliche RX Core FIFO Funktionalität in der Kernlogik implementiert

    Dieses Problem wird in einer zukünftigen Version der Intel® Quartus® Prime Pro Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Intel® Stratix® 10 MX
    เอฟพีจีเอ Intel® Stratix® 10 TX
    Intel® Stratix® 10 GT SoC-FPGA
    เอฟพีจีเอ Intel® Stratix® 10 GX
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.