Dieses Problem tritt auf, wenn das SOC EDS-Tool verwendet wird, um den Preloader zu generieren. Nachdem Sie die neue Datei mit den HPS- und BSP-Einstellungen erstellt haben, ist der Make-Befehl fehlgeschlagen:
zxf /cygdrive/c/intelFPGA/18.0/embedded/host_tools/altera/preloader/uboot-socfpga.grub.gz
"host_tools/altera/preloader/uboot-socfpga.sata.gz"
make: ntfs [uboot-socfpga/.untar] Fehler 1
Um dieses Problem zu umgehen, müssen zwei Dateien geändert werden, bevor sie den Make-Befehl ausführen.
1. C:\\embedded\ip\altera\preloader\src\Makefile.template
Ändern Sie die aktuelle Datei mit der angehängten Datei unter diesem Link (entpacken Sie die Datei unbedingt vor dem Kopieren).
2. C:\\embedded\host_tools\cygwin\etc\fstabin
in fstab-Datei: kommentieren Sie diese Zeile:
#non /cygdrive cygdrive binary,posix=0,user 0 0
und fügen Sie stattdessen diese Zeile hinzu:
keine /cygdrive cygdrive binary,posix=0,user,noacl 0 0
Dieses Problem wird voraussichtlich in der zukünftigen Version von Intel® Quartus® Prime Software behoben.