Artikel-ID: 000077313 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.08.2019

Warum versetzt das tx_pma_elecidle Signal auf dem Intel® Arria® 10 oder Cyclone® 10 GX Gerät Native PHY IP die Transceiver TX-Pins nicht in einen Tristate- oder Hochimpedanzmodus?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Transceiver Native PHY Intel® Arria® 10 Cyclone® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Durch die Durchsetzung des tx_pma_elecidle Signals auf dem Intel Arria 10 oder Cyclone 10 GX Gerät native PHY IP werden die Transceiver TX-Pins nicht tristateiert oder in einen Hochimpedanzmodus versetzt.

    Die Behauptung des tx_pma_elecidle signals auf dem Intel Arria 10 oder Cyclone 10 GX Gerät native PHY IP stoppt die Datenübertragung und führt dazu, dass das Ausgabesignal die Transmitter Vocm sowohl auf P- als auch auf N-Pins des Differentialpaares aufgibt.

    Die TX-Kündigung bleibt mit dem Vcm-Generator verbunden, wenn das tx_pma_elecidle-Signal bestätigt wird.

    Lösung

    Diese Informationen können einer zukünftigen Version des Benutzerhandbuchs für Intel Arria 10 Transceiver PHY und Intel Cyclone 10 GX Transceiver Benutzerhandbuch hinzugefügt werden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    เอฟพีจีเอ Intel® Cyclone® 10 GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.