In der Standardeinstellung wurden die SP-Timer in UBOOT nicht aus dem Reset ausgeschlossen. Wir werden nicht auf die S10 SoC SP Timer-Register im UBOOT- oder Linux-Benutzerbereich zugreifen (EL0:nicht privilegiert
Ausführung).
UBOOT-Änderungen vorgenommen:
/u-boot/arch/arm/mach-socfpga/spl_s10.c (Hinzugefügte Codes nach Zeile 70)
socfpga_per_reset(SOCFPGA_RESET(SPTIMER0), 0);
socfpga_per_reset(SOCFPGA_RESET(SPTIMER1), 0);
/u-boot/arch/arm/mach-socfpga/include/mach/reset_manager_s10.h (Codes nach Zeile 105 hinzugefügt)
#define RSTMGR_SPTIMER0 RSTMGR_DEFINE(2, 6)
#define RSTMGR_SPTIMER1 RSTMGR_DEFINE(2, 7)
Dann können wir die SP-Timer lesen/schreiben.
SOCFPGA_STRATIX10 #mw ffd24800 ffffffff; mw ffd21160 01010101; mw ffd21164 01010101; mw ffd21064 01010101; MW FFD21068 01010101
SOCFPGA_STRATIX10 #
stratix10swVP Login: root
Letzte Anmeldung: Sat. Juni 24 05:27:20 UTC 2017 auf ttyS0
root@stratix10swvp:~# devmem2 0xffc03000 mit 0xa5a5a5a5
root@stratix10swvp:~# devmem2 0xffc03000
Wert an Adresse 0xFFC03000 (0xffff8021c000): 0xA5A5A5A5