Die DLL- und DQS-Logikblöcke sind dafür ausgelegt, Eingabe-Jitter abzulehnen. Die DLL verwendet graukodierte Werte für das Steuerungswort, um Schwankungen zu vermeiden, wenn sich die DQS-Verzögerungseinstellungen ändern. Und verwenden Sie Zweiphasen-Detektorblöcke, um sicherzustellen, dass jede Änderung des Kontrollworts nur vorgenommen wird, wenn das Auf- und Absignal für vier Kontrollzyklen stabil ist.
Die einzige Unsicherheit auf dem DQS-Taktpfad wird durch Die Auflösung der Verzögerungsschritte eingeführt. Diese Unsicherheit hängt von der Anzahl der verwendeten DQS-Verzögerungsstufen ab und hängt nicht von der Taktfrequenz oder dem Speicherschnittstellenstandard ab. Diese Unsicherheit wird als DQS-Phasenschichtfehler angegeben und in den AltMEMPHY- und UniPHY-Zeitanalyseskripten eingeschlossen.
Sie können die Spezifikation für DQS-Phasenwechselfehler aus dem Gerätedatenblatt beziehen, z. B. DC and Switching Characteristics (PDF)-Kapitel des Stratix-IV-Handbuchs. Tabelle 1-46 liefert die Spezifikation für DQS-Phasenwechselfehler.