Artikel-ID: 000077278 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.06.2012

DDR3-Schnittstellen mit mehreren mem_ck signalen können Passfehler verursachen

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Dieses Problem betrifft DDR3-Produkte.

DDR3-Speicherschnittstellen mit mem_ck größerer Breite auf Arria V- oder Cyclone V-Geräte ausgerichtete Geräte können auftreten ein fehler no-fit (Kein Fehler) ähnlich wie folgt:

Error (175020): Illegal constraint of DQS Group to the region (2, 0) to (22, 0): no valid locations in region Info (175028): The DQS Group name: DQS_LOGIC_BLOCK_5~DQ_X8/9 Info (175015): The I/O pad is constrained to the location PIN_AP28 due to: User Location Constraints (PIN_AP28) Error (171000): Can't fit design in device

Lösung

Die Problemumgehung für dieses Problem lautet:

  1. Öffnen Sie die Datei xxx_addr_cmd_pads.v in einen Texteditor.
  2. Suchen Sie nach dem Localparam USE_ADDR_CMD_CPS_FOR_MEM_CK und setzen Sie seinen Wert auf true.

Dieses Problem wird in einer zukünftigen Version behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Arria® V FPGAs und SoC FPGAs
Cyclone® V FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.