Die Logikoption "Preserve Counter Order" hält Quartus II davon ab, die Zähler-Ausgänge zu deaktivieren, um die möglichen Fanout-Anforderungen des Designs zu erfüllen. Wenn beispielsweise "Preserve Counter Order" nicht verwendet wird, kann der auf C0 im Assistenten platzierte Takt während der Bearbeitungsphase der Kompilierung auf C2 rotiert werden, um das Design erfolgreich zu leiten.
Die beste Lösung für dieses Problem bei fehlender Anpassung besteht darin, zunächst das Design zu kompilieren, ohne die PLL-Neukonfigurationsfunktion zu aktivieren. Sobald die optimale Zählerreihenfolge festgelegt ist, ändern Sie die PLL an diese Reihenfolge (wie im PLL-Nutzungsbericht angegeben) und aktivieren Sie dann die PLL-Neukonfigurationsfunktion. Quartus II bewahrt dann diese Gegenreihenfolge, da die Neukonfiguration aktiviert ist und Sie erfolgreich in Ihr Design passen.