Artikel-ID: 000077240 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.02.2013

Warum kann ich den systolischen Modus nicht verwenden, wenn Addnsub verwendet wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn in den MAC- und mult_adder Kernen das Addnsub-Signal verwendet wird, kann das systolische Register nicht korrekt verwendet werden

    Lösung Dies ist auf die Hardwarebeschränkung der 28-nm-DSP-Blockstruktur zurückzuführen. Die systolische Struktur ist nicht die typische systolische Struktur. Wenn also der Addnsub dynamisch umschalten wird, ist das Berechnungsergebnis für das erste Tippergebnis falsch. Stecken Sie diese Unterstützung also nicht in den Megacore.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 5 Produkte

    เอฟพีจีเอ Arria® V GZ
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.