Artikel-ID: 000077239 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Welche Taktressourcen können von den PLL-Ausgabeschaltern in Stratix III und Stratix IV-Geräten betrieben werden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In Stratix® III und Stratix IV können die PLL-Ausgabeschalter auf globale und regionale Netzwerke zugreifen, wie in den jeweiligen Gerätehandbüchern gezeigt.  Beachten Sie, dass auf globale Netzwerke nur über PLL-Ausgabezähler C0-C3 zugegriffen werden kann.  Alle PLL-Ausgabezähler können auf regionale Netzwerke zugreifen.

Tabellen 6-8 und 6-9 zeigen die globale und regionale Vernetzung inTaktnetzwerke und PLLs in Stratix III Geräten (PDF).

Tabellen 5-5 und 5-6 zeigen die globale und regionale Vernetzung inTaktnetzwerke und PLLs in Stratix IV Geräten (PDF).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Stratix® IV E
เอฟพีจีเอ Stratix® IV GX
Stratix® III FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.