Artikel-ID: 000077221 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Kann ich negative Phasenwechsel im PLL-Intel® FPGA IP eingeben?

Umgebung

  • Intel® Quartus® II Software
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Software v12.0 und früher unterstützt die PLL-Intel® FPGA IP den Einstieg in negative Phasenwechsel nicht.

    Lösung

    Um eine äquivalente Phasenverlagerung zu erreichen, fügen Sie einen Taktzyklus (360°) zu jeder erforderlichen negativen Phasenverlagerung hinzu, damit das Ergebnis ein positiver Phasenwert ist.

    Dieses Problem wird ab der Quartus® II Software v12.1 behoben, bei der die PLL-Intel FPGA IP den Einstieg in negative Phasenwechsel unterstützt.

    Weitere Artikel

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V E

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.