Artikel-ID: 000077217 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Gibt es bekannte Probleme im Zusammenhang mit PLL-Pins in Stratix III 3SL340 Designs, die mit der Quartus II Software Version 7.2 Service Pack 2 kompiliert wurden?

Umgebung

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Die Quartus® II Software Version 7.2 Service Pack 2 konfiguriert in bestimmten Paketoptionen fälschlicherweise vier Geräte-Pins in Stratix® III 3SL340 Geräten (siehe Tabelle unten). Dies ist auf falsche Eingaberegister und Verzögerungsketteneinstellungen zurückzuführen, die in der Quartus II Software verwendet werden. Die betroffenen Eingabestiftnamen sind PLL_R1_CLKn, PLL_R1_CLKp, PLL_R4_CLKn und PLL_R4_CLKp. Altera empfiehlt, den Software-Patch 72SP2 2.03 anzuwendenum das Problem zu beheben.

    Um den Patch zu erhalten, wenden Sie sich an den technischen Support Altera, indem Sie einen Serviceantrag am mysupport.altera.com einreichen.

    Stratix III 3SL340 Gerätepaket

    Betroffene Pins

    F1517

    AU1, AU2, C1 und C2

    F1760

    AY1, AY2, C1 und C2

    H1152

    Nichts

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® III FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.