Artikel-ID: 000077183 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 12.03.2014

Warum kann die Stratix® V Hard IP für PCI Express die DMA-Transaktionen nicht abschließen, wenn die Deskriptor-Controller-Schnittstelle verwendet wird?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • DMA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems mit der Beschreibungscontroller-IP können gleichzeitige DMA-Lese- und Schreibvorgänge mit der Stratix® V Hard IP für PCI Express für Avalon® Memory-Mapped Interface mit DMA-Kern die DMA-Transaktion vor der Fertigstellung stoppen.

    Lösung

    Um das Problem zu umgehen, starten Sie nach Abschluss einer gesamten DMA-Lesezugriffe eine DMA-Schreibvorgänge (oder starten Sie nach Abschluss einer gesamten DMA-Schreibzugriffe eine DMA-Lesevorgänge).

    Dieses Problem wurde in Quartus® Software Version 14.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 3 Produkte

    เอฟพีจีเอ Stratix® V GX
    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V GT

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.