Die Benutzerhandbücher für PCI Express dokumentieren nicht, wie eine Variante die Adressübersetzung und reservierte Bits eines TLP-Headers verarbeitet

In der PCI-Express-Basisspezifikation wird angegeben, dass Empfänger überprüfen Sie optional die Adressübersetzungsbits (AT) der Transaktion Layer Packet (TLP) und Markieren des erhaltenen TLP als fehlgeformt, wenn AT ist nicht 2'b00. Die Geräte Arria V, Cyclone V und Stratix IV führen Sie diese Überprüfung nicht durch. Wenn diese Geräte das TLP an den Anwendungsebene setzen sie diese Bits auf den Wert Null.

Außerdem, wenn diese Geräte das TLP an die Anwendung weiterleiten Layer, sie null reservierte Bits [3:0] von Byte 1 des TLP-Headers. Root-Ports setzen das reservierte Bit [7] von Byte 0 des TLP-Headers zu 1, wenn das TLP als Reaktion auf die Bestätigung der app_msi_req Eingabe weitergeleitet wird Stiftkontakt; Andernfalls setzen Root Ports dieses reservierte Bit auf 0. Reserviert Bit [7] ist immer 0 für Endgeräte.

Es ist keine Problemumgehung erforderlich; Sie können sich jedoch nicht auf die AT Bits zur Kennzeichnung malformter TLPs. Dieses Problem ist in der Version dokumentiert 12.0 der Arria V Hard IP for PCI Express Benutzerhandbuch und Cyclone Benutzerhandbuch für V Hard IP for PCI Express.