Der UniPHY-basierte Speichercontroller gibt nicht den Aktualisierungsbefehl an alle Chips eines Multi-Chip-Speichergeräts oder DIMM im gleichen Taktzyklus aus.
Beispielsweise wird für ein Vier-Chip-Select-Case Aktualisierungen zu CS0 und CS2 in einem Taktzyklus, gefolgt von CS1 und CS3 im nächsten Zyklus, bestätigt.
Die Verwendung aller ausgewählten Chip-Signale im gleichen Taktzyklus ist dem Ermessen des Speicheranbieters vorbehalten.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.