Artikel-ID: 000077173 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.11.2013

Durch die Migration von UniPHY IP von 13.0 SP1 DP5 auf 13.1 wird die GUI auf Standardwerte zurückgesetzt

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Dieses Problem betrifft DDR2, DDR3, LPDDR2, QDR II, RLDRAM II, und RLDRAM 3 UniPHY-basierte Produkte.

    Wenn ein EMIF-Wrapper der obersten Ebene im Quartus II generiert wird Softwareversion 13.0 SP1 DP5 wird in Version 13.1, dem Parameter, geöffnet Editor-GUI wird auf die Standardwerte und Ihre designspezifische zurückgesetzt Parameter verloren.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, den ENABLE_DELAY_CHAIN_WRITE Parameter zu entfernen aus der Wrapper-Datei der obersten Ebene. Öffnen Sie dazu die oberste Ebene Wrapper-Datei in einem Editor und entfernen Sie die folgende Zeile:

    -- Retrieval info:

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Arria® V FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.