Einige Stiftkontakte im M256-Paket mit MAX® II Geräte, die sich in Bank 1 (Seitenbank) befinden, werden als EDGE_TOP anstatt als EDGE_LEFT in Quartus gekennzeichnet® II Software, weil tHese-Pads befinden sich "logisch" oben auf dem Chip, selbst wenn sie sich "physisch" auf der linken Seite des Geräts befinden.
Dies bedeutet, dass diese Pins von VCCIO der Bank 1 angetrieben werden, aber durch die vertikalen IO-Schnittstellenblöcke (oben am Kern) in das Kern-Routing-Fabric gelangen. In der Quartus II Software wird die Position des Stiftes von der Seite des Kerns definiert, mit dem er verbunden ist, und nicht von der Seite, an der er physisch platziert wird.
Die betroffenen Pins im M256-Paket sind die Pins C1, C2, D1, D2, D3 und E3. Dies gilt für die Geräte Max II, MAX IIG und MAX IIZ.
