Quartus II Kompilierungs warnungen für Nios II Stratix II 2S60 ROHS Beispiel

Möglicherweise sehen Sie die folgenden Warnungen, wenn Sie versuchen, das Nios II Stratix^® II 2S60 ROHS Beispieldesign zu kompilieren, das auf /Beispiele/vhdl/niosII_stratixII_2s60/standard oder aus dem FPGA Wiki heruntergeladen

Warning (10541): VHDL Signal Declaration warning at NiosII_stratixII_2s60_standard.vhd(59): used implicit default value for signal "cpu_data_master_read_data_valid_NiosII_stratixII_2s60_standard_clock_0_in" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. Warning (10542): VHDL Variable Declaration warning at altera_europa_support_lib.vhd(340): used initial value expression for variable "arg_copy" because variable was never assigned a value Warning (10542): VHDL Variable Declaration warning at altera_europa_support_lib.vhd(344): used initial value expression for variable "arg_length" because variable was never assigned a value

Sie können diese Warnungen sicher ignorieren.

Das beispiel Nios II Stratix II 2S60 ROHS ist veraltet.

Nichts.