Artikel-ID: 000077141 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 13.04.2016

Fehler (175006): Pfad zwischen IOPLL und Ziel-LVDS_CHANNEL

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Diese Fehlermeldung kann in Arria® 10 angezeigt werden, wenn eine LVDS-IOPLL-Uhr über mehrere Banken gesteuerte wird.

    In Arria 10 ist es für GCLKs illegal, über mehrere Banken zu fahren.

    Lösung Die LVDS-Variante (Triple Speed Ethernet, TSE) unterstützt bis zu 11 Ports pro Instanz, wenn sie innerhalb einer einzigen Bank platziert wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.