Artikel-ID: 000077138 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.07.2014

Warum wird die Referenztaktfrequenz bei der Aktualisierung der Hard IP für PCI Express nicht korrekt eingestellt?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Fehlers, wenn Sie die Referenztaktfrequenz für einen bestehenden IP-Compiler für PCI Express® (PCIe) ändern, wird die neue Referenz-Taktfrequenz nicht im Transceiver aktualisiert, der vom PCIe IP-Kern verwendet wird.
    Lösung

    Um dieses Problem zu umgehen, führen Sie diese Schritte durch, um den Referenztakt für eine bestehende PCIe-IP-Variante zu ändern.

    1. Löschen Sie die Serdes-Variante (_serdes.v).
    2. Aktualisieren Sie den Referenz-Takt im MegaWistelligen Plug-in-Manager.
    3. Die PCIe-Variante erneut erstellen.

    Weitere Artikel

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 9 Produkte

    Cyclone® IV FPGAs
    เอฟพีจีเอ Cyclone® IV GX
    เอฟพีจีเอ Arria® GX
    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Arria® II GZ
    Stratix® GX FPGA
    เอฟพีจีเอ Stratix® II GX
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV GX

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.