Warum die Maximal-Avalon-MM-Burst-Längenoptionen im DDR2/DDR3 SDRAM UniPHY-basierten Controller nicht mit der anderen Qsys-Komponente wie Maximum Burst Size (Worte) in Avalon-MM Pipeline Bridge übereinstimmen?

Sie können sehen, dass der DDR2/DDR3 SDRAM UniPHY-basierte Controller über die Optionen "Maximale Avalon-MM-Burst-Länge" verfügt {1, 3, 7, 15, 31, 63, 127, 255, 511, 1023, 2047}.

Während Avalon-MM Pipeline Bridge die Optionen "Maximale Burst-Größe (Worte)" {1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024} in der Quartus® II Softwareversion 11.1SP2 hat.

Die Werte für die "Maximale Avalon-MM-Burst-Länge" in dem DDR2/DDR3 SDRAM UniPHY-basierten Controller sind falsch. Wir werden ihn in der zukünftigen Version der Quartus II Software zurück auf {1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024} zurückverwenden.

Die tatsächliche maximale Burst-Länge, die durch die Optionen "Maximale Avalon-MM-Burst-Länge" im DDR2/DDR3 SDRAM UniPHY-basierten Controller impliziert wird, wird unten angezeigt:

1 – > 1

3 – > 2

7 – > 4

15 – > 8

31 – > 16

63 – > 32

127 – > 64

255 – > 128

511 – > 256

1023 – > 512

2047 – > 1024