Artikel-ID: 000077097 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 25.08.2014

Es ist nicht möglich, JESD204B IP-Core Interrupt-Signale und Transceiver-ähnliche Signale mit anderen Komponenten in Qsys zu verbinden

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Im Qsys-Tool der Quartus II Software können Sie keine Verbindung herstellen diese Signale an und von anderen Qsys-Komponenten:

    JESD204B IP-Core Interrupt-Signale (jesd204_rx_int, jesd204_tx_int)

    Transceiver-bezogene Signale (pll_locked, tx_cal_busy, rx_cal_busy, und rx_is_lockedtodata)

    Diese Signale sind nicht mit anderen Qsys-Komponenten in Begriff schnittstellen- und signaltyp. Qsys zeigt also einen Fehler an wenn Sie versuchen, sie mit einer anderen Qsys-Komponente zu verbinden.

    Dieses Problem betrifft den JESD204B IP-Kern in der Quartus II Software Versionen 14.0 und 14.0 Arria 10.

    Lösung

    Für dieses Problem gibt es keine Problemumgehung.

    Dieses Problem wird in einer zukünftigen Version des Quartus behoben II Software.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.