Artikel-ID: 000077095 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.06.2014

Können Timing-Verletzungen für das pif_interface_sel-Signal für den Stratix V und Arria V GZ Geräte-Transceiver Reconfiguration Controller sicher ignoriert werden, wenn sie in der Quartus II Software, Version 12.1 kompiliert werden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Halten Sie Zeitverstöße für das pif_interface_sel-Signal können für den Stratix® V GX und Arria V GZ Geräte-Rekonfigurationscontroller sicher ignoriert werden, wenn sie in Quartus® II Software Version 12.1 kompiliert werden. Setup-Verletzungen müssen jedoch behoben werden.

    Lösung

    Aufgrund eines Fehlers in der Quartus II Softwareversion 12.1 wurde in der alt_xcvr_reconfig.sdc-Datei eine Ausnahme von zusätzlichen Fehlpfaden eingeführt. Die Ausnahme bei falschem Pfad wird unten angezeigt.

    set_false_path -from {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel}

    Diese Ausnahme muss durch die SDC-Beschränkung unten ersetzt werden.

    if { [string equal "quartus_sta" $::TimeQuestInfo(nameofstackutable)] } {
    # Definiert einen falschen Pfad für Zeitverstöße in der pif_interface_sel
    set_false_path -from {*|alt_xcvr_reconfig_basic:basic|sv_xcvr_reconfig_basic:s5|pif_interface_sel} -hold
    }

    Die Versionen der Quartus II Software vor und nach 12.1 enthalten die oben genannte Ausnahme nicht, aber die neue Einschränkung kann angewendet werden, um alle Verletzungen der pif_interface_sel-Signale von der Meldungen in TimeQuest zu entfernen.

    Dieses Problem wird in einer zukünftigen Version der Quartus II Software behoben.

    Die folgenden Empfehlungen können auch verwendet werden, um die Einrichtung pif_interface_sel Signal-Timing zu erfüllen.

    • Für Geräte mit langsamerer Geschwindigkeit sollten Sie einen 100-MHz-Takt anstelle eines 125-MHz-Takts verwenden, um das mgmt_clk_clk signal auf dem Rekonfigurationscontroller zu steuern.
    • Verwenden Sie mehrere Rekonfigurationscontroller im Design. Dies minimiert die Lüfterung des pif_interface_sel signals, was zur Routing-Überlastung des Designs beiträgt. Anstatt beispielsweise einen einzigen Reconfiguration Controller zu verwenden, um alle Kanäle in einem Gerät zu steuern, können Sie versuchen, einen Reconfiguration Controller pro Transceiver-Sixpack zu verwenden.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    Stratix® V FPGAs
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.