Artikel-ID: 000077086 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 05.06.2013

Wie kann ich die Verwendung des Txs Slave-Ports der PCIe Avalon-MM-Schnittstelle aktivieren?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Um die Verwendung des Txs Slave-Ports zu ermöglichen, muss das Master Enable-Bit (Bit 2) im PCIe-Konfigurationsraumregister® am Offset-0x4 über die CRA-Schnittstelle auf "1" gesetzt werden. (Dies wird auch bei Bit 2 von cfg_prmcsr) beobachtet. Ohne die Einstellung "Master Enable Bit" auf "1" zu setzen, bleibt TxsWaitRequest_o Signal bei "1" und akzeptiert keine Lese- und Schreibtransaktionen.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.