Artikel-ID: 000077071 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 15.10.2012

Warnung: <systemverilog file="">: (vlog-2186) SystemVerilog Testbench-Funktion (Randomisierung, Abdeckung oder Nachweis) im Design erkannt. Diese Funktionen werden nur in Questasim unterstützt.</systemverilog>

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Diese Warnung kann in der ModelSim-Altera Edition-Software angezeigt werden, wenn eine Randomisierung, Abdeckung oder ein Verfahren in einer SystemVerilog-Datei vorhanden ist, die für die Simulation verwendet wird.

Die ModelSim-Altera Edition-Software unterstützt keine Randomisierung, Abdeckung oder Veröffentlichungen. Zeilen mit dieser Funktion in Ihren Simulationsdateien werden ignoriert.

Lösung Um dieses Problem zu umgehen, verwenden Sie ein Simulationstool, das diese Funktionen wie QuestaSim oder VCS unterstützt. Die Simulationsergebnisse sind nicht betroffen, wenn diese Funktionen verwendet werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.