Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.3 und früher, könnte beim Einsatz der JESD204B-Intel® FPGA IP im Unterklasse-Modus 1 und bei 16 Gbit/s < Datenrate < = 19,2 Gbit/s das unten beschriebene Problem beim Einsatz der Intel Agilex® 7 Geräte angezeigt werden.
Nachdem der JESD204B Intel® FPGA IP SYSREF erstmals gemustert und das CSR-Bit csr_sysref_singledet auf 0 geleakt hat. Wenn dieses CSR-Bit anschließend vom Benutzer auf einen Wert von 1 gesetzt wird, um einen anderen SYSREF-Rand zu proben, wird es sofort geleakt, noch bevor das SYSREF von niedrig nach hoch geschaltet wird. Dies wird durch ein internes Signal verursacht, das den csr_sysref_singledet löscht, dass er bei 1 für Datenraten von mehr als 16 Gbit/s feststeckt.
Dieses Problem kann nur durch Anwendung von txlink_rst_n oder rxlink_rst_n behoben werden.
Ein Patch kann auf Anfrage über Intel® Premium-Support (IPS) bereitgestellt werden.
Dieses Problem wird ab der Intel® Quartus® Prime Pro Edition Software Version 20.4 behoben.