Artikel-ID: 000077016 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 27.05.2014

Was ist die IR-Länge (Instruction Register) der HPS JTAG-Pins (Hard Processor System) auf Cyclone V- und Arria V SoC-Geräten?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die HPS JTAG Pins sind nicht für Boundary Scan für Cyclone® V und Arria® V SoC-Geräte vorgesehen.  Die HPS JTAG Pins haben keine Boundary-Scan Description Language (.bsd) Datei, aber wenn Sie diesen Port in Ihrer JTAG-Kette haben, müssen Sie die IR-Länge kennen.

Die IR-Länge beträgt 4 Bits und die BYPASS-Anweisung ist 0xF (die Bypass-Anweisung ist immer alle nach IEEE1149.1).

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Cyclone® V SE SoC-FPGA
Arria® V ST SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
Arria® V SX SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.