Artikel-ID: 000076996 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 20.07.2017

Wie sollte das CKE-Signal für DDR3- und DDR4-Schnittstellen beendet werden?

Umgebung

  • Intel® Quartus® Prime Design Software
  • Externe Speicherschnittstellen für Intel® Arria® 10 FPGA IP
  • Externe Speicherschnittstellen Intel® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Das CKE-Signal wird auf der DDR3 HiLo-Tochterkarte auf GND heruntergefahren und mit einer Thevenin-parallelen Kündigung auf der DDR4 HiLo-Tochterkarte beendet.

    Lösung

    Alle Adress- und Befehlssignale, einschließlich des CKE-Signals, sollten für Arria®10 und Stratix®10 DDR3- und DDR4-Schnittstellen eine Fly-by-Beendigung verwenden.

    Diese Signale sollten mit einem Widerstand zu VTT am Ende der Fly-by-Topologie beendet werden. Diese Kündigung ist nur für Implementierungen separater Speichergeräte erforderlich und nicht für DIMMs erforderlich.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs
    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.