Der PCIe® Hard IP (HIP) Kern unterstützt zwar keinen Loopback Master, unterstützt aber Loopback Slave über PCIe Reverse Parallel Loopback Konfiguration, wie im Kapitel Geräte-Transceiver-Architektur angegeben.
Die folgende Liste beschreibt die Loopback-Sequenz:
1. Der PCIe HIP-Kern verfügt über einen Loopback-Status, wenn RC das Loopback-Bit (Bit2 des Symbols 5) in TS1/TS2 während des Configuration.LinkWidth.Start-Status geltend macht. Sowohl EP als auch RC müssen sich an die Regeln halten, die in der PCI-Express-Basisspezifikation definiert sind.
2. Nachdem der Loopback-Status erfolgreich gestartet wurde, bestätigt der Kern automatisch tx_detectrxloopback=1 und txelecidle=0, wie von der PIPE-Schnittstellenspezifikation gefordert. Dies weist den Altera Transceiver an, die Daten nach dem Rate Match FIFO im Empfängerkanal-PCS zum entsprechenden Senderkanal zu leiten. Die Empfangsdaten werden über den CDR, Deserializer, 8b/10b Decoder, Word Aligner und Rate Match FIFO übertragen, bevor die Schleife zurück zur Übertragungsseite führt. Die Übertragungsdaten werden vor der Übertragung über den Rate Match FIFO, 8b/10b Encoder und Serializer übertragen.
3. Der RC sendet im Loopback-Modus 8b/10b codierte Muster an den EP-Empfänger, wie von der PCI-Express-Basisspezifikation gefordert. Es muss auch SKIP BS senden, um sicherzustellen, dass das Rate Match FIFO nicht überlauf oder Unterlauf wird. Auf ähnliche Weise werden SKIP BS vom Rate Match FIFO in der EP-Übertragungsrichtung wie erforderlich eingefügt. Daher muss der EP-Übertragungsmonitor dies berücksichtigen, wenn die zurückgeschleifeten Übertragungsdaten mit den ursprünglichen Empfangsdaten verglichen werden. Das Loopback-Muster kann nicht PRBS-Daten sein, da es sich nicht um PCIe-Daten mit 8b/10b-Codierung handelt.
4. Um sicherzustellen, dass gute Daten korrekt empfangen werden, ist eine Wechselstrom-Kopplung zwischen RC-Übertragungsstiften und den EP-Empfangsstiften erforderlich. Gemäß der Spezifikation für PCIe CEM (Plug-in-Board) befinden sich die Wechselstrom-Kopplungskondensatoren immer auf dem Mainboard mit den Pins des Übertragungsgeräts. Wenn ein Tester über Coax-Kabel an unsere Karte angeschlossen ist, die über Coax-Kabel an das PCI-SIG Compliance Base Board (CBB) angeschlossen ist und die CBB keine Wechselstrom-Kopplungskondensatoren hat, müssen physische DC-Blöcke entsprechend den Kabeln hinzugefügt werden, um den gleichen Effekt zu erzielen. Zwischen jeder RC-Übertragung und dem EP-Empfangsstift sind also entweder Wechselstrom-Kopplungskondensatoren oder physische DC-Blöcke erforderlich.
5. Der System-Referenztakt auf dem RC und EP muss innerhalb von /-300ppm gemäß PCIe-Spezifikation betrieben werden.
Aus diesem Grund gibt die PCIe-Spezifikation an, dass der Loopback den Rate Match FIFO durchlaufen soll, der SKIP BS bei Bedarf einfügen oder löschen kann, um diesen Bereich zu bewältigen.