Es wurde ein Problem identifiziert, das die Generation von PIO-Kernen mit Eingabeanschlüssen von weniger als 8 Bit betrifft. Dieses Problem tritt nur auf, wenndas Projekt für VHDL konfiguriert ist.
Das Problem führt dazu, dass das oberste Bit des ersten Datenbytes für Lesen mit Logik 1 verknüpft ist.
Um dieses Problem zu umgehen, sollte der Benutzer beim Lesen das oberste Bit des ersten Byte des PIO in der Software maskieren.
Dieses Problem muss in einer späteren Version des Quartus behoben werden.® II Tool.