Artikel-ID: 000076962 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 25.11.2020

Fehler(20959): Die Modulinstanz "emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst|pll_inst", ein tennm_iopll Primitiver, hat unerwartete Verbindungen zu Port LOCK.

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Speicherschnittstellen und Controller
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 20.2 und früher wird möglicherweise die folgende Fehlermeldung angezeigt, wenn Sie ein Design implementieren, das sowohl die Intel Agilex® EMIF IP als auch die Intel Agilex® 3 HPS EMIF IP enthält.

    Fehler(20959): Die Modulinstanz "emif_fm_hps_0|emif_fm_hps_0|arch|arch_inst|pll_inst|pll_inst", ein tennm_iopll Primitiver, hat unerwartete Verbindungen zu Port LOCK.

    Info(20960): Modul: emif_fm_hps_0 | emif_fm_hps_0 | arch | arch_inst | pll_inst | pll_lock_issp | altsource_probe_body_inst | wider_probe_gen.wider_probe_inst | i118~1 Port: DATAC

    Lösung

    Um dieses Problem in der Intel® Quartus® Prime Pro Edition Software Version 20.2 und früher zu beheben, löschen oder kommentieren Sie die folgende Zuweisung in der .qsf-Datei:

    set_global_assignment -name VERILOG_MACRO "ALTERA_EMIF_ENABLE_ISSP=1

    Dieses Problem wurde in der Intel Quartus Prime Pro Edition Software Version 20.3 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Agilex™ FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.