Kritisches Problem
Beschreibung
Das Timing-Skript nach der Kompilierung meldet den folgenden Fehler:
‘Couldn't find the clock output pins. Stop.’
Dieses Problem betrifft Designs, die den DDR SDRAM-Controller verwenden, wenn die PLL-Zähler neu geordnet wurden oder die Taktfrequenzen für die Die DDR SDRAM Schnittstelle ist nicht auf globalen Taktfrequenzen. Dieses Problem kann auftreten automatisch im "Verteiler", wenn der Druck auf die globale Taktfrequenz besteht Ressourcen.
Das Design schlägt fehl.
Lösung
Machen Sie die folgenden zwei Zuweisungen:
ddr_pll_stratixii:g_stratixpll_ddr_pll_inst Preserve
PLL Counter Order On
ddr_pll_stratixii:g_stratixpll_ddr_pll_inst|altpll:altpll_component|_clk3*
Global Signal Global Clock
Ersetzen Sie die Dateinamen der PLL durch die Dateinamen in Ihrem DDR-SDRAM Controller-Design.
Dieses Problem wird in einer zukünftigen Version der DDR behoben und DDR2 SDRAM Controller-Compiler.