Artikel-ID: 000076926 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 19.03.2015

Wie aktiviere ich autonome Hard IP in meinem Arria V- oder Cyclone V-Design mit Quartus II Version 13.1 und früher?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Um autonome Hard IP (HIP) in Ihrem Arria® V- oder Cyclone® V-Design mit Quartus® II Softwareversion 13.1 und früher zu aktivieren, führen Sie die unten stehenden Problemumgehungen/Fehlerbehebungsschritte durch:

    Stellen Sie sicher, dass Ihr Gerät über eine Die-Revision verfügt, die für die autonome HIP-Technologie geeignet ist.  Weitere Informationen finden Sie im Abschnitt Konfiguration über Protokoll auf Ihrem Zielgerät Errata-Blatt im folgenden Link.

    http://www.altera.com/literature/lit-es.jsp

    Lösung

    Erstellen Sie eine quartus.ini-Datei, die die folgenden Einstellungen in der INI enthält Datei. Diese quartus.ini-Datei sollte im quartus-Projektverzeichnis gespeichert werden. Wenn Sie bereits eine quartus.ini-Datei haben, fügen Sie die folgenden Einstellungen hinzu.

    PGMIO_ENABLE_AUTONOMOUS_HIP_MODE=EIN
    PGMIO_DISABLE_AV_CV_AUTONOMOUS=AUS

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 8 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Arria® V GT
    Cyclone® V ST SoC-FPGA
    เอฟพีจีเอ Cyclone® V GX
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    Arria® V SX SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.