Die Diskrepanz tritt auf, weil die Schreibdaten von der AXI-Bus-Schnittstelle in den Soft-Adapter der Intel® Stratix® 10 MX HBM2 IP und über das Universal Interface Block Subsystem gehen, bevor sie das Intel® Stratix® 10 MX HBM2 Speichermodell erreichen.
Der im HBM2-Speichermodell gemeldete Buswert "Write Data" wurde aufgrund der Data Bus Inversion (DBI) geändert.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.