Artikel-ID: 000076908 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.12.2018

Warum kann das IOPLL-Bandbreitenregister nicht mit PLL Reconfig Intel® FPGA IP gelesen werden?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • IOPLL Reconfig Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Möglicherweise tritt ein Problem bei der Durchführung einer Lesetransaktion des Bandbreitenregisters unter Verwendung der PLL-Neukonfiguration Intel® FPGA IP Kerns in Intel® Arria® 10 Geräten auf. Dies wirkt sich auf das Lesen der Loop-Filtereinstellung und der Lade pumpeneinstellung der IOPLL aus.

    Es gibt keine bekannten Probleme bei der Durchführung von Lesetransaktionen in anderen Registern.

    Es gibt keine bekannten Probleme bei der Durchführung von Schreibtransaktionen in beliebigen Registern, daher gibt es keine Einschränkungen bei der Durchführung der PLL-Neukonfiguration mit der IP.

     

     

      

    Lösung

    Es gibt keine Problemumgehung. Vermeiden Sie Lesetransaktionen im Bandbreitenregister.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.