Artikel-ID: 000076886 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.11.2011

Pci-Express-Modul der höchsten Stratix V enthält derr_cor_ext_rcv1

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Das Erstklassige Verilog HDL-Modul für den PCI Express IP-Kern schließt das derr_cor_ext_rcv1 Signal ein; dies ist jedoch Für Stratix V-Geräte ist kein Signal erforderlich oder funktionsfähig.

    Dieses Problem betrifft alle Konfigurationen der Stratix V Hard IP für PCI Express.

    Lösung

    Nachdem Sie Ihre Stratix V Hard IP für PCI Express generiert haben, entfernen Sie sie derr_cor_ext_rcv1 aus die .v.

    Dieses Problem wurde in Version 11.0 SP1 der Stratix V Hard behoben IP für PCI Express.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.