Beschreibung
Die Empfangs- und Übertragungs-Lanes von Transceivern auf der obersten Ebene erscheinen in Qsys möglicherweise als Einzel lanes, aber sobald die Qsys-Interconnect generiert wird, spiegelt die HDL-Ausgabe die Multi-Lane-Breite wider.
Andere Transceiver-I/O wie tx_clkout z. B. relfect Multi-Lane/Bonded Zuweisungen und ändern innerhalb der Qsys, um zusätzliche Lanes wie tx_clkout0, tx_clkout1usw. anzuzeigen. Diese I/O werden in Qsys angezeigt, sodass sie für die Qsys-Schnittstelle verfügbar sind. Allerdings werden die seriellen Linien der obersten Ebene normalerweise von Qsys als Condfuhrs exportiert, so dass sie möglicherweise nur eine Lane und keine zusätzlichen Lanes wie rx_serial_data_0usw rx_serial_data_1. sein können.