Artikel-ID: 000076874 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 02.10.2019

Warum spiegelt die Intel® Stratix® 10 Avalon-MM-Schnittstelle PCIe* HIP nicht die MSI-X-Parameter im IP-Katalog wider?

Umgebung

    Intel® Quartus® Prime Pro Edition
    Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Aufgrund eines Problems in der Intel® Quartus® Prime Pro Edition Software Version 19.2 oder früher stimmen die unten in der GUI gezeigten MSI-X-Parameter nicht mit den Params im generierten RTL überein.

- Tabellenversatz
- PBA-Offset (Pending Bit Array)

 

Lösung

Um dieses Problem zu umgehen, ändern Sie die Parameter unten in der "altera_pcie_s10_hip_avmm_bridge.v".

Parameter [28:0] pf0_pci_msix_pba_offset = 29'h2000,
Parameter [28:0] pf0_pci_msix_table_offset = 29'h3000

Dieses Problem wird in der Intel® Quartus® Prime Pro SoftwareVersion 19.3 und darüber hinaus behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Intel® Stratix® 10 GT SoC-FPGA
เอฟพีจีเอ Intel® Stratix® 10 GX
เอฟพีจีเอ Intel® Stratix® 10 MX
เอฟพีจีเอ Intel® Stratix® 10 TX

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.