Artikel-ID: 000076870 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 23.10.2019

Warum bleibt die Transaktionsschicht des Intel® Stratix® 10 L/H-Tile PCIe* Endpunkts im Reset hängen, wenn Function-Level Reset FLR initiiert wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP für PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP für PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn die Funktion Function-Level Reset (FLR) deaktiviert ist, führt ein Konfigurationsschreibvorgang, der den Parameter Initiieren Sie das Zurücksetzen auf Funktionsebene im Gerätesteuerungsregister auf 1 setzt, dazu, dass die Transaktionsschicht des Intel® Stratix® 10 L/H-Tile PCIe* Endpunkts im Reset hängen bleibt.

    Der Intel® Stratix® 10 L/H-Tile PCIe* Endpunkt antwortet auf nachfolgende Anfragen mit Unsupported Request (UR) TLP.

    Zur Wiederherstellung nach diesem Fehlerfall ist ein herkömmliches Reset erforderlich, z. B. PERST#, Hot-Reset oder Link Disable/Enable.

    Lösung

    Um dieses Problem zu umgehen, aktivieren Sie die FLR-Funktion im IP-Parameter-Editor .

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Stratix® 10 FPGAs und SoC FPGAs

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.